[admin]

Ю.П.Кондратенко и др. | Verilog-HDL для моделирования и синтеза цифровых электронных схем (2002) [PDF]

---

Автор: Ю.П.Кондратенко, В.В.Мохор, С.А.Сидоренко
Название: Verilog-HDL для моделирования и синтеза цифровых электронных схем
Год: 2002
Издательство: НГТУ
ISBN: 966-7458-67-9
Отрасль (жанр): Программирование
Формат: PDF
Качество: Хороший скан с цв. и черно-бел. илл.
Количество страниц: 221

Описание:
Учебное пособие содержит описание языка Verilog для автоматизации процессов синтеза и моделирования цифровых электронных схем, в частности, теоретические сведения, примеры проектирования и упражнения для самоконтроля.Материал учебного пособия ориентирован на использование Verilog-компилятора, встроенного в систему автоматизированной разработки и верификации электронных схем Active-HDLS.l.
Учебное пособие предназначено для студентов, обучающихся по специальностям «Системы управления и автоматики», «Специализированные компьютерные системы», «Интеллектуальные системы принятия решений» и «Электронные системы», а также может быть полезно магистрантам, аспирантам и специалистам, занимающимся проектированием цифровых устройств на базе программируемых логических интегральных схем.

Скриншоты:


Время раздачи: с 16:00 до 24:00 Мск